## BEST AVAILABLE COPY

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-044871

(43) Date of publication of application: 16.02.1999

(51)Int.CI.

G02F 1/133

G09G 3/36

(21)Application number: 09-359824

(71)Applicant : SONY CORP

(22)Date of filing:

26.12.1997

(72)Inventor: MATSUI ERIKO

KATAOKA NOBUE

KAWAKADO KOICHI

(30)Priority

Priority number: 09138738


Priority date : 28.05.1997

Priority country: JP

#### (54) METHOD FOR DRIVING LIQUID CRYSTAL ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for driving liquid crystal element which suppresses burning. etc., by smoothly switching the liquid crystal element. SOLUTION: This method for driving the liquid crystal element consists in impressing a selection pulse after impressing a reset pulse including a first reset pulse and a second reset pulse of the polarity reverse from the polarity of this first reset pulse at the time of driving the liquid crystal element disposed with liquid crystals between a first substrate having data electrodes arrayed in one direction and a second substrate having selection electrodes arrayed in the direction intersecting with these data electrodes. In this method, the additive pulse A2 of the same polarity as the polarity of the first reset pulse A1 is impressed between the second reset pulse B and the second selection pulse (a) to make the sum of the electric field intensity area A2 of the additive pulse A2 and the electric field intensity area A1 of the first reset pulse A1 substantially is equalized to the electric



field intensity area B of the second reset pulse B. In addition, the voltage of the additive pulse A2 is made the same in the polarity as the polarity of the threshold voltage at the time of switching of the liquid crystals and below this threshold voltage.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-44871

(43)公開日 平成11年(1999)2月16日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ		
G02F	1/133	5 4 5	C 0 2 F	1/133	545
G09G	3/36		C 0 9 G	3/36	

#### 審査請求 未請求 請求項の数10 OL (全 28 頁)


(21)出願番号	特願平9-359824	(71)出顧人	000002185
			ソニー株式会社
(22) 出顧日	平成9年(1997)12月26日		東京都品川区北品川6 丁目7番35号
		(72)発明者	
(31)優先権主張番号	特願平9-138738		東京都品川区北品川6丁目7番35号 ソニ
(32)優先日	平 9 (1997) 5 月28日		一株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	片岡 延江
			東京都品川区北品川6 丁目7番35号 ソニ
			一株式会社内
		(72)発明者	川角浩一
			東京都品川区北品川6 『目7番35号 ソニ
			一株式会社内
		(74)代理人	弁理士 逢坂 宏

#### (54) 【発明の名称】 液晶素子の駅動方法

#### (57)【要約】

【課題】 液晶素子を円滑にスイッチングさせ、焼き付き等を抑制する液晶素子の駆動方法を提供すること。

【解決手段】 一方向に配列されたデータ電極を有する 第1の基体と、前記データ電極と交差する方向に配列さ れたセレクト電極を有する第2の基体との間に液晶が配 されている液晶素子を駆動するに際し、第1のリセット パルスと、この第1のリセットパルスと逆極性の第2の リセットパルスとを含むリセットパルスを印加した後に セレクトパルスを印加する液晶素子の駆動方法におい て、第1のリセットパルス $A_1$  と同極性である付加パル スA2 を第2のリセットパルスBと第2のセレクトパル スaとの間に印加し、付加パルスA2の電界強度面積A 2 と第1のリセットパルスA<sub>1</sub> の電界強度面積A<sub>1</sub> との 和を第2のリセットパルスBの電界強度面積Bと実質的 に等しくし、かつ、付加パルスA2の電圧を、液晶のス イッチング時のしきい値電圧と同極性であって前記しき い値電圧以下とすることを特徴とする、液晶素子の駆動 方法。



a: 選択バルス(セレクトバルス) b: 選択バルス(セレクトバルス), a=b=vt As: プラス電界による風表示バルス(関位以下)<a B=A+ + As, Vs Ts < vt

#### 【特許請求の範囲】

【請求項1】 一方向に配列されたデータ電極を有する 第1の基体と、前記データ電極と交差する方向に配列されたセレクト電極を有する第2の基体との間に液晶が配されている液晶素子を駆動するに際し、第1のリセットパルスと逆極性の第2のリセットパルスとを含むリセットパルスを印加した後に、第1のセレクトパルスと第2のセレクトパルスとをこの順に印加する液晶素子の駆動方法において、

前記第1のリセットパルスと同極性である付加パルスを、前記第2のリセットパルスと前記第2のセレクトパルスとの間に印加し、前記付加パルスの電界強度面積と前記第1のリセットパルスの電界強度面積と実質的に等しくし、かつ、前記付加パルスの電圧を、前記液晶のスイッチング時のしきい値電圧と同極性であって前記しきい値電圧以下とすることを特徴とする、液晶素子の駆動方法。

【請求項2】 前記付加パルスを1/2ライン時間以上 印加する、請求項1に記載した液晶素子の駆動方法。

【請求項3】 前記付加パルスが複数のパルスからなり、これらのパルスのうち、少なくとも1つのパルスを1/2ライン時間以上印加する、請求項1に記載した液晶素子の駆動方法。

【請求項4】 前記付加パルスが少なくとも9個のパルスからなり、これらのパルスをそれぞれ1/2ライン時間以上印加する、請求項3に記載した液晶素子の駆動方法。

【請求項5】 前記付加パルスが複数のパルスからなり、これらのパルスが互いに同一の若しくは異なるパルス電圧値及び/又はパルス幅を有する、請求項1に記載した液晶素子の駆動方法。

【請求項6】 前記パルス電圧値及び/又は前記パルス幅が前記複数のパルスの印加順に徐々に小さくなっていくように、前記付加パルスを印加する、請求項5に記載した液晶素子の駆動方法。

【請求項7】 前記第1のリセットパルス及び前記付加パルスを正極性のパルスとし、前記第2のリセットパルスを負極性のパルスとする、請求項1に記載した液晶素子の駆動方法。

【請求項8】 前記液晶として強誘電性液晶を使用し、この強誘電性液晶をスイッチングするためのしきい値電圧の異なる領域が微細に分布しているドメインを有する単純マトリクス方式の液晶素子を駆動する、請求項1に記載した液晶素子の駆動方法。

【請求項9】 印加される実効電界強度に分布を持たせ、前記液晶素子をスイッチングしてアナログ階調表示を実現するためのしきい値電圧が分布するように前記液晶中に微粒子を存在させ、これによって一画素内においてアナログ階調表示を可能とした、請求項8に記載した

液晶素子の駆動方法。

【請求項10】 前記アナログ階調表示を実現する微細 ドメインを持つ液晶ディスプレイを駆動する、請求項9 に記載した液晶素子の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一方向に配列されたデータ電極を有する第1の基体と、前記データ電極と交差する方向に配列されたセレクト電極を有する第2の基体との間に液晶が配されている液晶素子(例えば、液晶表示素子又は液晶ディスプレイ)の駆動方法に関するものである。

[0002]

【従来の技術】液晶をディスプレイに用いた液晶ディスプレイ(LCD: liquid crystal display)は、低消費電力で薄型軽量であるという特長を有しており、これを生かして、時計、電卓からコンピューターディスプレイ、テレビジョン受像機(TV)へと応用が進んでいる。

【0003】こうしたLCDにおいて液晶として、強誘電性液晶(FLC: ferroelectricliquid crystal)を用いようとする研究開発が、活発に進められてきている。FLCについては、1975年にメイヤーによって、はじめて強誘電性液晶が合成され、また、1980年にクラーク、ラガワールによって、電界によりドメイン反転が可能な表面安定化強誘電性液晶が発明された。FLCは、その分子自身に永久双極子モーメントを分子の長軸に対して垂直に有し、自発分極を持ち、電界によりスイッチング可能な液晶のことであり、これを用いたFLCディスプレイは、主として次の(1)~(3)の特徴を有するものである。

【0004】(1)スイッチング速度が $\mu$ 秒オーダであり、TN液晶表示に比較して1000倍も高速に応答し、高速応答性に優れている。

- (2)分子配列に基本的にねじれ構造がなく、視野角依存性が少ない。
- (3)電源をオフしても画像が保持され、画像にメモリ性があり、ハイビジョンにも対応できる1000本以上の走査線に対しても単純マトリクス駆動が可能である。 【0005】従って、FLCディスプレイは、高精細、低コスト化、大画面化という性能を追求できるディスプレイである。

【0006】このようなFLCディスプレイ(強誘電性液晶表示素子)は、例えば、図58及び図59に概略的に示すような構造からなっている。

【0007】まず、透明ガラス基板(コーニング7059、0.7mm厚)1a、1b上に透明電極(100 $\Omega$ /cm²のITO: Indium tin oxide)2a、2bが設けられている。これらの透明電極はエッチングによりストライプ状にパターニングされ、互いにマトリックス状

に交差したデータ電極 (カラム電極) 2 a とセレクト電 極 (ロウ電極、走査電極) 2 b に形成されている。

【0008】前記各透明電極2a、2b上には、液晶配向膜としてSiOの斜方蒸着膜3a、3bが形成されている。SiOの斜方蒸着膜の形成においては、真空蒸着装置内に、SiO蒸着源から鉛直上に基板を配し、鉛直の線と基板法線のなす角度を85度として設置する。SiOを基板温度100℃で真空蒸着後、200℃、2時間の焼成を行う。

【0009】このようにして作製した配向膜付きの一対の基板1a、1bは、そのデータ電極2a側とセレクト電極2b側の配向処理方向が対向面で反平行となり、かつデータ電極2aとセレクト電極2bの電極配列が直交するように組まれる。スペーサとして、目的ギャップ長に応じたガラスビーズ(真し球:直径0.8~3.0μm(触媒化成工業株式会社製))4が用いられている。ここでは、配向処理方向を反平行に組んだが、平行に組んでも構わない。

【0010】スペーサ4は、透明基板1a、1bの大き さにより、即ち、基板面積が小さい場合は、周囲を接着 するシール材(UV硬化型の接着剤(フォトレック:セ キスイ化学株式会社製))6中に0.3重量%程度分散 させることにより、基板間のギャップを制御する。基板 面積が大きい場合には、上記真し球を基板上に平均密度 で100個/mm<sup>2</sup> 散布した後、ギャップをとり、液晶 の注入孔を確保してシール剤6でセル周囲を接着する。 【0011】一対の基板1a-基板1b間には、例え ば、強誘電性液晶(チッソ株式会社製のYS-C15 2) 5を等方相温度で超音波ホモジナイザを用いて均一 に分散させた液晶組成物が注入されている。この強誘電 性液晶組成物は等方相温度或いはカイラルネマチック相 温度のように流動性を示す状態で減圧下で注入される。 液晶注入後は、徐冷され、注入孔周囲のガラス基板上の 液晶が除去された後、エポキシ系の接着剤で封止され、

【0012】このFLCディスプレイ11の駆動方式としては、X-Y単純マトリクス方式を使用することができる。NTSC (National Television System Committee)方式を選択した場合は、1H(1水平走査時間又は1ライン選択時間)は63.5 $\mu$ sであり、電気的中和条件を考慮して、電圧はバイポーラで印加するため、各選択パルスは63.5 $/2\mu$ s(1/2ライン時間)幅となる。図60に概略図示するように、ロウ側(セレクト電極2b)からはしきい値(閾値:以下、同様)であるセレクトパルス(選択電圧)を印加し、カラム側(データ電極2a)からはデータパルス(データ電圧)を印加する。

FLCディスプレイ11が作製される。

【0013】強誘電性液晶素子(例えば、表面安定化強誘電性液晶素子)は、図61に示すように、外部印加電界E(但し、図中Psは自発分極の向きを示す)に対し

て分子Mの配向方向が状態1と状態2の2つの状態間をスイッチングする。この分子配向の変化は、液晶素子を直交する偏光板間に設置することによって透過率の変化として現れ、図62のように印加電界に対して透過率がしきい値電圧Vthで0%から100%に急峻に変化する。この透過率が変化する電圧幅は一般的に1V以下であり、0~100%の間の透過率を保持することはできない。

【0014】このように、従来の双安定モードを用いた 強誘電性液晶表示は上述した2つの状態のみで安定であ ることから、透過率-印加電圧曲線(V-Tカーブ)に 安定な電圧幅を持たせることが困難であり、電圧制御に よる階調表示は困難若しくは不可能である。

【0015】このため、サブピクセルを設けて画像を調節することにより階調を行う方法(面積階調法)や、1フィールドの中でスイッチングを繰り返すことにより階調を行う方法(タイムインテグレーション階調法)等が提案されている。しかし、前者の方法は、1つの画素内で階調表現をするのではないため、また後者は、超高速スピードが要求されるため階調表示の不十分さや高コスト化するなどの問題があった。

【0016】そこで、画素毎にアナログ階調表示を行う方法として、一つの画素内で対向電極間の距離を変化させたり、対向電極間に形成した誘電性層の厚みを変化させることにより局所的に電界強度勾配を付ける方法や、対向電極の材質を変えることにより電圧勾配を付けることが提案されている。しかしながら、画素毎にアナログ階調表示を行う方法により実用レベルのアナログ階調表示特性を有する液晶表示素子を製造することは、工程的にも繁雑となり、また、製造条件のコントロールも困難となり、更に製造コストが高くなることもあった。

【0017】このような従来技術の課題を解決すべく、 液晶表示素子、特に、強誘電性液晶表示素子において高 コントラストを保持しつつ、アナログ階調表示を実現す る素子が発明された。

【0018】即ち、一つの画素内の液晶に印加される実 効電界強度に分布を持たせて、一つの画素内で液晶の双 安定状態の間のスイッチングのためしきい値電圧幅を広 げることによりアナログ階調表示を達成できることが見 出され、本出願人によって特願平5-262951号と して既に提示している(これを以下、先願発明と称す る)

【0019】この先願発明によれば、上記の「しきい値電圧幅を広げる」ために、強誘電性液晶中に酸化チタン等の超微粒子を添加、分散させる方法がとられている。この超微粒子の添加によって、一つの画素内において、しきい値電圧(Vth)の異なる微細な領域(マイクロドメイン:MD)が発現し、印加電圧の大きさに応じてマイクロドメインの数が変化し、従って1画素の総和としての透過率が変化するため、透過率が急峻に変化するの

ではなく、比較的緩やかな変化を示し、アナログ階調表示が可能となるのである。そして、一つのドメイン内では、液晶分子が双安定であるメモリ機能を有し、しきい値電圧の異なるμmオーダのドメインから一画素が形成されることから、連続階調表示が可能となる。

【0020】従って、図63に例示するように、先願発明で得られる液晶素子では、印加電圧によって透過率が図62のように急峻に変化するのではなく、比較的緩やかな変化を示すものである。これは、上記したように、特に、一つの画素内において、しきい値電圧(Vth)の異なる微細な領域(マイクロドメイン)の発現により、印加電圧の大きさに応じてマイクロドメインの透過率が変化するためである。そして、一つのドメイン内では、液晶分子が双安定であるとメモリ機能を有し、しきい値電圧の異なるμmオーダのドメインから一画素が形成されることから、連続階調表示が可能となる。

【0021】しかしながら、この階調表示には、強誘電性液晶自身の持つ自発分極やイオン、配向膜、その他の影響により、ヒステリシスを有するため、階調数が著しく低下してしまうことがあった。そこで、本出願人により、特願平7-233385号において、前表示のグレイによって影響され、印加電圧と透過率とが1値に決まらないという欠点を明らかにし、静止画におけるヒステリシスを低減する方法として、単純マトリクス駆動における新規な駆動方法(駆動波形)を見出した。

#### [0022]

【発明に至る経過】上記の如き強誘電性液晶ディスプレイを駆動するには、図59に示したX-Y単純マトリクス方式(または単純X-Yマトリクス方式)を使用して、1ライン時間(ラインタイム:1H)は、例えばNTSC方式であれば63.5 $\mu$ sとし、電圧はDC電圧は用いずにバイボーラで印加するため、各選択パルスは63.5 $/2\mu$ s幅となる。ロウ側からはしきい値である選択パルスを印加し、カラム側からはデータパルスを印加するが、上記した図63のアナログ階調表示でグレイスケールを表すためには、データパルスの電圧を変化させている。このため、常に1フィールド全体にデータパルスは印加されている状態となる。

【0023】本発明者は、このように常に全体にデータパルスがバイアスパルスとして印加されることから、一つの画素には、その周囲の色の違いによる影響を受けることになることを見出した。この影響は、通常、アナログ階調表示においては無視できないほど大きい。

【0024】なかでも、次ラインに印加されるデータパルスは、現表示画素の反電界が残留するために、その電圧分が加算され、実効上、かなり大きな逆符号の電界が発生し、低しきい値のドメインにおいては、スイッチングを起こしてしまうことがある。つまり、データ電圧のみではスイッチングすることはないが(但し、揺れ、ぶれは除く)、反電界分が足されるとしきい値電圧を超え

てしまうのである。

【0025】本発明者は、現表示画素の階調が次ライン 以降のライン、特に次ライン(次のセレクトパルス印加 ライン)によって影響を受けるという上記した現象が生 じ、これがアナログ階調表示の大きな障害となる、との 認識を持つに至った。

【0026】これまでは、単純マトリクスにおけるデータ電圧の影響を減少させるためには、液晶材料において、バイアス安定性の高い組成物の検討が、誘電率異方性などの改良の点から行われてきた。しかしながら、特に上記した次ラインによる影響には、各組成物の自発分極の起こす反電界をなくすことがポイントとなる。

【0027】しかしながら、液晶表示素子に求められる特性には、これら階調性に関与する以外にも数多くあり(例えば、動作温度範囲、保存温度範囲、コントラスト、応答速度、ヒステリシス幅、階調を示すしきい値の分布幅など)、階調表現に直結する、バイアスによる影響に対し、材料からコントロールするには限界がある。ここで、「ヒステリシス」とは、印加電界強度と透過率とにおける履歴のことである。

【0028】本発明者は、上記の問題について検討を加えた結果、バイアスパルスの影響の一つが、強誘電性液晶の特性である自発分極のメモリ性により発生する反電界にあることを明らかにした(特願平8-257846号参照)。

#### [0029]

【発明が解決しようとする課題】上記の如き強誘電性液 晶ディスプレイにおいて、動画を表示するためには、個 々の画素に異なったしきい値電圧が、それぞれのフィー ルド毎に印加されることになり、その組み合わせには無 限種類のパターンが生じる。

【0030】例えば、テレビ信号の1垂直走査時間毎に データ電圧が変わることもあれば、ポーズ画像のよう に、数秒にわたって数百垂直走査時間毎にデータ電圧が 変わらないこともある。このような走査は液晶表示素子 においても同様である。

【0031】従って、前記データ電圧の印加時間が長い ほど、その表示色をその画素が記憶することになる。こ れは、次の垂直走査時間に影響を与えてしまい、次のデ ータ電圧に液晶が精確に呼応しにくくなってしまう。

【0032】即ち、動画においては、尾引き現象を引き起こすことがあり、特にひどい場合には、焼き付いた画面がそのまま残り、違う画像を2度と表示できない場合もある。この現象は、一般に液晶表示種に関わらず「焼き付き」と言われている(以下、同様)。ここで、前記「尾引き現象」とは、例えば、野球中継時にボールが高速で動いている表示をする際に、このボールが彗星のように尾を引いているように見える現象を言う。以下、尾引き現象を含めて焼き付きと称する。

【0033】上述した焼き付きの主な原因としては、液

晶中のイオンが局在化(例えば、ナトリウムイオン等が 液晶表示素子の作製中に混入して実効電界に影響を与え るもの、配向膜中のイオンにより液晶分子が配向膜に文 字通り焼き付けされるもの、または、この両方など)が 言われている。

【0034】この焼き付きの解決策は、上記したイオンのモビリティコントロールにあることは明白であるが、現在の液晶の合成方法や配向膜の作製方法からみて、これは容易ではない。

【0035】本発明は、上述した実情に鑑みてなされたものであり、その目的は、一方向に配列されたデータ電極を有する第1の基体と、前記データ電極と交差する方向に配列されたセレクト電極を有する第2の基体との間に液晶が配されている液晶素子を駆動するに際し、印加フィールド数毎の印加電界一透過率曲線(V-Tカーブ)におけるずれ幅(ヒステリシス幅)を小さくして、液晶分子を円滑にスイッチングさせ、焼き付きを抑制できる、液晶素子の駆動方法を提供することにある。【0036】

【課題を解決するための手段】本発明者は、上述した課題を解決するべく鋭意検討を重ねた結果、液晶分子のスイッチング挙動のための表示選択パルス(セレクトパルス)の印加前の駆動波形のコントロールによって、前記印加電界-透過率曲線におけるずれ幅(ΔV)を小さくして、前記セレクトパルスによる前記液晶分子のスイッチングを円滑に行い、さらに焼き付き等を抑制することができることを見出した。

【0037】即ち、本発明は、一方向に配列されたデー 夕電極を有する第1の基体と、前記データ電極と交差す る方向に配列されたセレクト電極を有する第2の基体と の間に液晶が配されている液晶素子を駆動するに際し、 第1のリセットパルスと、この第1のリセットパルスと 逆極性の第2のリセットパルスとを含むリセットパルス を印加した後に、第1のセレクトパルスと第2のセレク トパルスとをこの順に印加する液晶素子の駆動方法にお いて、前記第1のリセットパルスと同極性である付加パ ルスを、前記第2のリセットパルスと前記第2のセレク トパルスとの間に印加し、前記付加パルスの電界強度面 積と前記第1のリセットパルスの電界強度面積との和を 前記第2のリセットパルスの電界強度面積と実質的に等 しくし、かつ、前記付加パルスの電圧を、前記液晶のス イッチング時のしきい値電圧と同極性であって前記しき い値電圧以下とすることを特徴とする、液晶素子の駆動 方法(以下、本発明の駆動方法と称する。)に係るもの である。

【0038】本発明の駆動方法によれば、前記第1のリセットパルスと同極性である付加パルスを前記第2のリセットパルスと前記第2のセレクトパルスとの間に印加し、前記付加パルスの電界強度面積と前記第1のリセットパルスの電界強度面積との和を前記第2のリセットパ

ルスの電界強度面積と実質的に等しくし、かつ、前記付加パルスの電圧を、前記液晶のスイッチング時のしきい値電圧と同極性であって前記しきい値電圧以下としているので、前記リセットパルスとして比較的小さな電圧で前記液晶のダイレクタを一旦一様に戻すことができ、さらに、前記しきい値電圧と逆極性である前記第2のリセットパルスによる過剰な反電界を緩和すると同時に、液晶分子のダイレクタの偏りを緩和することができるので、前記セレクトパルスによる前記液晶分子のスイッチングを円滑に行って、液晶分子同士、液晶一配向膜間の焼き付きを抑制することができる。

【0039】即ち、フィールド数毎の印加電界-透過率曲線(V-Tカーブ)におけるずれ幅が小さくなり、即ち、そのヒステリシス幅を小さくすることができるので、液晶分子のスイッチングを円滑に行って、液晶分子同士、液晶-配向膜間の焼き付きを抑制することができる。また、ヒステリシス幅が小さくなると、ある1値の印加電界(または印加電圧)によって決まる透過率をより高い精度で実施することができる。特に、アナログ階調表示が可能な液晶表示素子においては、階調数を増やすことが可能となる。また、液晶に印加する電圧を最小限に抑えることができる。

【0040】ここで、上記電界強度面積とは、パルス電圧値とパルス幅との積である(以下、同様)。また、上記リセットパルスは、前記第1のリセットパルスと前記第2のリセットパルスとからなるが、これに更に前記付加パルスがヒステリシス補正用として印加されるものである。

【0041】また、本発明の駆動方法によれば、コントラストを向上させることができる。ここで、前記コントラストとは、白レベル(透過率最大値)と黒レベル(透過率最小値)との比である。

【0042】即ち、本発明によれば、上述した各パルスが前記付加パルスを含めて、リセットパルスとしてその効果を十分に発揮しており、かつ、前記第1のリセットパルスの電界強度面積が相対的に小さくなっているので、この第1のリセットパルスによって前記液晶がある特定の配向状態に置かれることなく、適度の緩和状態に置かれることになる。即ち、例えば、前記第1のリセットパルスが十分に電界強度の大きい白表示パルスの場合、前記液晶素子が白表示することがあるが、この第1のリセットパルスの電界強度面積が実質的に小さくなると、前記液晶素子の白表示を抑え、かつ、前記付加パルスにより、たとえ前フィールドが黒表示状態であっても、十分な緩和状態に置くことができる。

【0043】例えば、前記液晶素子が液晶ディスプレイの場合、実際には前記リセットパルスによって前記液晶がスイッチングされている時も、これらのリセットパルスの印加時間が非常に短いので、眼には積算されて見えるが、フィールド時間が短くなるほど、前記リセットパ

ルスによるスイッチングの影響が大きくなる(即ち、コントラストが低下する)。これに対して、本発明によれば、フィールド時間にかかわらず前記コントラストを良好に保持することができる。

【0044】なお、本発明において、一方向に配列され たデータ電極を有する第1の基体と、前記データ電極と 交差する方向に配列されたセレクト電極を有する第2の 基体との間に液晶が配されている液晶素子を駆動するに 際し、第1のリセットパルスと、この第1のリセットパ ルスと逆極性の第2のリセットパルスとを含むリセット パルスを印加した後に、第1のセレクトパルスと第2の セレクトパルスとをこの順に印加する液晶素子の駆動方 法において、前記リセットパルスとして前記第2のリセ ットパルスのみを用い、この第2のリセットパルスと逆 極性である付加パルスを前記第2のリセットパルスと前 記第2のセレクトパルスとの間に印加し、前記付加パル スの電界強度面積を前記第2のリセットパルスの電界強 度面積とを実質的に等しくし、かつ、前記付加パルスの 電圧を前記液晶のスイッチング時のしきい値電圧と同極 性であってこのしきい値電圧以下とすることを特徴とす る、液晶素子の駆動方法も考えられる。

【0045】この駆動方法によれば、前記第1のリセットパルスを全く印加せずに、前記第2のリセットパルスのみ(更には、前記付加パルスも含めることが可能)をリセットパルスとして、上述した本発明の駆動方法と同様に液晶素子を駆動することができることがある。

#### [0046]

【発明の実施の形態】まず、本発明の駆動方法において 使用できる駆動波形(またはパルス波形)の一例を図1 を参照に説明する。

【0047】図1は、セレクト電極(走査電極、ロウ電極、選択電極)において、各フィールド(例えば、NTSC方式では16.7ms)又は所定のフィールドに印加するリセットパルスとセレクトパルス(または選択パルス:以下、同様)のパルス波形を概略図示したものである。

【0048】ここでは、まず、正極性であってパルス電  $EV_1$  とパルス幅 $T_1$  とを有する第1のリセットパルス  $A_1$  を印加し、次に、これとは逆極性(即ち、負極性)でパルス電 $EV_B$  とパルス幅 $T_B$  とを有する第2のリセットパルスBと共に、これと同極性(即ち、負極性)であってパルス電 $EV_B$  であってよいが、図1中に破線で示すように $V_B$  > V 又は $V_B$  < V であってよいが、図1中に破線で示すように $V_B$  > V 又は $V_B$  < V であってよいが、図1中に破線で示すように $V_B$  > V 又は $V_B$  < V であってパルス電 $V_B$  とパルス幅もとを有する選択パルス(セレクトパルス) bを印加し、さらに、本発明に基づく前記付加パルスとして、正極性であってパルス電 $V_B$  とパルス幅 $V_B$  を印加した後、正極性であってパルス電 $V_B$  とパルス幅もとを有する選択パルス(セレクトパルス) a を印加する。ここでは、前記選択パルス b は前記

第1のセレクトパルスとして作用し、前記選択パルスa は前記第2のセレクトパルスとして作用する(以下、同様)。

【0049】ここで、電気的な中和を考慮して、電圧をバイポーラで印加するため、リセットパルス $A_1$  の電界強度面積と付加パルス $A_2$  の電界強度面積との和が、リセットパルスBの電界強度面積を実質的に等しくされている。即ち、リセットパルス $A_1$  の電界強度面積を $A_2$  、リセットパルス $A_2$  の電界強度面積を $A_2$  、リセットパルスBの電界強度面積をBとすると、 $B=A_1+A_2$ が成り立っている。同様に、選択パルスaの電界強度面積と選択パルスbの電界強度面積とは実質的に等しい(a=b=vt)。但し、図中、リセットパルス $A_1$  に付した点線部は、付加パルス $A_2$  の電界強度面積と同値となる部分であり、従来は、この点線部を含むパルスが第1のリセットパルスとなっており、第2のリセットパルスと大いスBと共にリセットパルスを形成していた。

【0050】また、付加パルス $A_2$ のパルス電圧 $V_2$ は、液晶のスイッチング時のしきい値電圧(以下、単にしきい値電圧と称することがある。)と同極性であってしきい値電圧以下、即ち $V_2$   $V_2$   $V_2$   $V_2$   $V_3$   $V_4$   $V_5$   $V_5$   $V_6$   $V_7$   $V_8$   $V_8$  V

【0051】従って、このような駆動波形を含む選択電圧を印加することによって(即ち、従来のリセットパルスに加えて、単にパルスを付加するのではなく)、前記付加パルス $A_2$ が前記しきい値電圧以下と小さく、かつ前記リセットパルス $A_1$ を比較的小さくできるため、前記リセットパルスBによる焼き付き現象に対して、比較的小さな電圧で前記液晶のダイレクタの偏りを一旦一様に戻すことができる。さらに、前記しきい値電圧と逆極性である前記第2のリセットパルスによる過剰な反電界を緩和すると共に、液晶分子のダイレクタを緩和することができ、印加電界一透過率曲線(V-Tカーブ)におけるヒステリシス幅を小さくすることができる。また、上述したように、コントラストを向上させることができる。

【0052】また、前記各パルスを印加するに際し、間隔を置かずに前記各パルスを印加してもよいが、例えば図1において、リセットパルスA<sub>1</sub>とリセットパルスBとの間、リセットパルスBと付加パルスA<sub>2</sub>との間、付加パルスA<sub>2</sub>と選択パルスaとの間には、図示したように適当な間隔が設けられていてもよい。

【0053】この間隔は、緩和時間として作用する。特

に、付加パルスA2 と選択パルスaとの間に緩和時間が設けられていることが望ましい。この緩和時間は、液晶分子の持つ自発分極による電子分極と配向膜の分極との結び付きの緩和(配向膜との分極による結び付き)を考慮したものであり、これによって、リセットやセレクトがスムーズに行われることになる。即ち、1/2ライン時間の前記付加パルスと1/2ライン時間の前記緩和時間とを組と考えると、1ライン時間以上の組を印加することがさらに望ましい。この間隔は、液晶材料の種類によってはなくてもよい。

【0054】また、本発明の駆動方法においては、前記付加パルスが複数のパルスからなり、これらのパルスのうち、少なくとも1つのパルスを1/2ライン時間以上印加することが望ましい。

【0055】詳しくは後述するが、例えば、図2~図4に示すように、前記付加パルスが複数のパルスからなっており、また、図13に示すように、付加パルスの数が増えるほど前記ヒステリシス幅(ΔV)が小さくなる。【0056】そこで、例えば図4に示すように、前記付加パルスが少なくとも9個のパルスからなり、これらのパルスをそれぞれ1/2ライン時間以上5月加することが

加バルスが少なくとも9個のバルスがらなり、これらの パルスをそれぞれ1/2ライン時間以上印加することが 望ましい。このようなパルスは、見かけ上の電界強度面 積が大きくなり、緩和時間も大きくなるので、セレクト パルスの印加前に、十分に前記液晶分子を緩和させるこ とができる。

【0057】また、本発明の駆動方法においては、前記付加パルスが複数のパルスからなり、これらのパルスが互いに同一の若しくは異なるパルス電圧値及び/又はパルス幅を有することが望ましい。

【0058】即ち、例えば、図9及び図11に示すように、複数の付加パルスとしてパルス電圧が互いに異なる付加パルスを用いてもよい。なお、図示しないが、複数の付加パルスとして、これらの各パルスが互いに同一の若しくは異なるパルス幅を有していてもよい。即ち、本発明に基づく前記付加パルスは様々な波形にコントロールすることができる。

【0059】特に、前記パルス電圧値及び/又は前記パルス幅が前記複数のパルスの印加順に徐々に小さくなっていくように、前記付加パルスを印加することが望ましい。

【0060】例えば、図9に示すように、3つの付加パルスをその印加順に、パルス電圧が徐々に小さくなっていくようなパルス波形を用いて液晶素子を駆動させる場合、前記ヒステリシス幅 ( $\Delta V$ ) をさらに小さくすることができる。

【0061】なお、例えば図15に示すように、前記第 1のリセットパルスの電界強度面積をさらに小さくする ことも可能である。このリセットパルスがしきい電界強 度面積(a)以下であると、コントラストを向上させる ことができると考えられる。 【0062】また、本発明の駆動方法においては、前記第1のリセットパルス及び前記付加パルスを正極性のパルスとし、前記第2のリセットパルスを負極性のパルスとすることが望ましい。

【0063】即ち、白表示(透過率最大値)から黒表示(透過率最小値)へのV-Tカーブにおいては、フィールド数に関わらず、ずれ( $\Delta V$ )がほとんど生じないが、黒表示から白表示へのV-Tカーブにおいては、そのずれ( $\Delta V$ )はフィールド数(実際には連続したフィールド数)に大きく依存することがある。

【0064】これは、セレクト電極側から入力するパルスのうち、負電界側、即ち、黒表示にリセットするパルスが強いために、液晶分子(特に強誘電性液晶分子)の自発分極のダイレクタが印加される電界方向に強く配向し、前述したような反電界が発生したり、イオンの局在化を招いたりすると考えられる。従って、負極性のリセットパルス(前記第2のリセットパルス)の印加後、黒レベルに変化はないものの、前記液晶分子のダイレクタ及び、特にイオンの局在化を緩和するために、前記付加パルスが、正極性のパルスであって前記しきい値電圧よりも小さいパルスであることが望ましい。

【0065】次に、本発明の駆動方法に用いることができる前記駆動波形の変形例を例示する。

【0066】例えば、図17に示すように、前記第2のリセットパルスを分割してもよい。図17は、図1におけるパルス波形における第2のリセットパルスBを、第2のリセットパルスとしてリセットパルスB<sub>1</sub>とリセットパルスB<sub>2</sub>とに分割したものである。このようなパルス波形では、第2のリセットパルスとして一度に印加する電圧を小さくすることができる。即ち、この第2のリセットパルスによるダイレクタの偏りを減少させることができる。なお、図中、リセットパルスB<sub>1</sub>に付した点線部は、リセットパルスB<sub>2</sub>と実質的に同じ電界強度面積を有するものである。また、前記リセットパルスB<sub>2</sub>は、この他の位置に印加してもよく、例えば、リセットパルスB<sub>1</sub>の直前に印加してもよい。

【0067】また、例えば、図18に示すように、前記付加パルスは、付加パルス $A_{14}$ のように、1/2ライン時間を越えるものであってもよい。この付加パルス $A_{14}$ は、図3に示したパルス波形においてパルス $A_{4-1}$ とパルス $A_{4-2}$ とパルス $A_{4-3}$ との間隔をなくし、例えば、パルス幅 $90\mu$ s、パルス電圧3Vのパルス $A_{14}$ とすることができる。ここで、各パルスの電界強度面積は、 $B=A_1+A_{14}$ の関係にある。このように、前記付加パルスは、前記しきい値電圧と同極性であって前記しきい値電圧以下であれば、そのパルス幅やパルス電圧は任意のものとすることができる。

【0068】さらに、例えば、図19に示すように、前 記選択パルスbは、リセットパルスBの直前に印加して もよい。図19は、図1と同様のパルス幅、パルス電圧 を有する選択パルスbをリセットパルスBとリセットパルス $A_1$  との間に印加するものである。

【0069】上述したように、本発明においては、前記付加パルス、前記第1のリセットパルス、前記第2のリセットパルス、前記選択パルスは本発明の特徴的構成に基づき、種々変形が可能である。

【0070】また、本発明の駆動方法においては、前記液晶として強誘電性液晶を使用し、この強誘電性液晶をスイッチングするためのしきい値電圧の異なる領域が微細に分布しているドメインを有する単純マトリクス方式の液晶素子を駆動することができる。

【0071】さらに、印加される実効電界強度に分布を持たせ、前記液晶素子をスイッチングしてアナログ階調表示を実現するためのしきい値電圧が分布するように前記液晶中に微粒子を存在させ、これによって一画素内においてアナログ階調表示を可能としてもよい。

【0072】さらに、前記アナログ階調表示を実現する 微細ドメインを持つ液晶ディスプレイを駆動することも できる。

【0073】即ち、本発明の駆動方法で用いる強誘電性液晶は、上記微粒子の添加によって、「しきい値電圧の異なる領域が微細に分布している」状態となってもよい。これは、反転ドメイン(例えば白の中に黒のドメイン又はその反対)による透過率が25%であるときに1μmφ以上の大きさのドメイン(マイクロドメイン)が1mm²の視野の中に300個以上(好ましくは600個以上)存在する。

【0074】従って、このような液晶素子では、図63に例示したように、印加電圧によって透過率が図62のように急峻に変化するのではなく、比較的緩やかな変化を示すものである。これは、上記したように、特に、一つの画素内において、しきい値電圧(Vth)の異なる微細な領域(マイクロドメイン:MD)の発現により、印加電圧の大きさに応じてマイクロドメインの透過率が変化するためである。そして、一つのドメイン内では、液晶分子が双安定であるとメモリ機能を有し、しきい値電

【0080】従って、誘電率の値が液晶よりも小さい超 微粒子を添加すると( $\epsilon_2$   $<\epsilon_1$  )、液晶層の全厚 d ga

 $p(=d_1 + d_2)$ よりも小さな微粒子 $(d_2)$ を入れることにより、

Eeff < Egap

となり、液晶には、微粒子を入れない場合 (Egap)に比較して小さな電界 Eeffが作用する。

【0081】その反対に、誘電率の値が液晶より大きな 微粒子を添加することにより( $\epsilon_2 > \epsilon_1$ )、

Eeff > Egap

となり、液晶には、微粒子を入れない場合 (Egap)に比較して大きな電界 Eeffが作用する。

【0082】以上をまとめると、次の通りとなる。

圧の異なるμmオーダのドメインから一画素が形成されることから、連続階調表示が可能となる。

【0075】図63では、透過率が変化するしきい値電圧のうち、透過率10%のときをVth1、透過率90%のときをVth2とした場合、しきい値電圧の変化幅( $\triangle$  Vth=Vth2-Vth1)が1V以上である。

【0076】マイクロドメインについては、図64

(A)に示すように、透過率25%のときに、1μmφ以上の大きさのドメインMDが300個/mm²以上の割合で存在するものである。こうしたマイクロドメインによる微細な光透過部分によって、全体として中間調の画面(透過率)を実現できるが、このようなマイクロドメインによる構造は、いわば星空の如き様相を呈するので、以下に「スターライトテクスチャ」と称することとする。

【0077】このスターライトテクスチャによれば、印加電圧の大小に応じてマイクロドメインによる光透過部分MDが図64(A)に点線で示す如くに拡大したり(透過率上昇)、或いは縮小させる(透過率減少)ことができ、印加電圧によって任意に透過率を変化させることができる。なお、図64(B)に示すように、比較的大きな粒子が配向膜上に配された液晶素子では、しきい値電圧幅が極めて小さいために、印加電圧による光透過部分Dが急激に増加(図中点線)したり、或いは消失(図中実線)してしまうことがあり、階調表示が困難な

(図中実線) してしまうことがあり、階調表示が困難なことがある。 【0078】このような液晶素子の製造方法において

は、上記のマイクロドメインを形成する手段として、液晶セルにおいて液晶5中に微粒子(又は、超微粒子)を 分散させることができる。

【0079】ここで、超微粒子によるしきい値電圧の変化を図66について原理的に説明する。超微粒子の粒径を $d_2$ 、誘電率を $e_2$ 、超微粒子を除く液晶5の厚みを $d_1$ 、誘電率を $e_1$  としたとき、超微粒子にかかる電界Eeff は、次式(1)で表される。

 $Eeff = (\epsilon_2 / (\epsilon_1 d_2 + \epsilon_2 d_1)) \times Vgap \cdot \cdot \cdot \cdot (1)$ 

 $\epsilon_1 > \epsilon_2$  のとき  $\rightarrow$  Eeff < {Vgap/( $d_1+d_2$ )} = Vgap/dgap = Egap

 $\varepsilon_1 = \varepsilon_2$  のとき  $\rightarrow$  Eeff = Egap

 $\varepsilon_1 < \varepsilon_2$  のとき  $\rightarrow$  Eeff > Egap

【0083】いずれにしても、超微粒子の添加によって、液晶自体に加わる実効電界Eeffは変化することになり、超微粒子が存在する領域とそうでない領域とで液晶に加わる実効電界が異なることになる。この結果、同じ電界Egapを作用させても、それら領域間では反転ドメインが生じる領域と生じない領域が存在し、図64(A)で示した如きスターライトテクスチャ構造を実現

(A)で示した如さスターフイトナクスチャ構造を実現 できるのである。

【0084】このことから、スターライトテクスチャ構

造は連続階調を実現するのに好適なものとなり、超微粒子の添加下で印加電圧(大きさ、パルス幅等)を制御する(即ち、2種類以上の電圧を印加すること)によって多様な透過率(即ち、2種類以上の階調レベル)を得ることができる。また、単に微粒子を存在させるだけでは、図64(B)の如きものが得られるが、特に微小な(2μm程度の)ギャップ中に0.3~2μmの微粒子を存在させても目的とする表示性能が得られないことがあり、また、微小なギャップでなくても微粒子部分による色ムラが生じてしまうことがある。

【0085】本発明の駆動方法に用いることができる液晶素子において、液晶に添加する微粒子としては、図58及び図59に示した対向する透明電極層2a、2bの間に存在する液晶5に印加される実効電界強度に分布を持たせることができるような微粒子であればよく、例えば、誘電率の異なる複数の材質の微粒子を混合して使用することができる。このように誘電率の異なる微粒子を存在させることにより、各画素内に誘電率の分布が形成される。

【0086】この結果、上記したように、画素の透明電極層2a-2b間に均一に外部電界を印加した場合でも、その画素内の液晶に印加される実効電界強度には分布ができ、液晶(特に強誘電性液晶)の双安定状態間をスイッチングするためのしきい値電圧の分布幅を広げることができ、一画素内でアナログ階調表示が可能となる。

【0087】また、使用する微粒子として、誘電率が同じものを使用する場合には、大きさに分布をもたせればよい。このように、誘電率は異ならないが大きさが異なる微粒子を存在させることにより液晶層の厚みに分布ができる。その結果、一画素の透明電極層2a-2b間に均一に外部電界を印加した場合でも、その画素内の液晶に印加される実効電界強度には分布ができ、一画素内でアナログ階調表示が可能となる。微粒子の大きさの分布について、その分布の広がりはある程度大きい方が、優れたアナログ階調表示ができるので好ましい。

【0088】このような液晶素子では、液晶に添加する 微粒子はpH=2.0以上の表面を有することが望まし いが、これは、pH=2.0未満では酸性が強すぎ、プロトンにより液晶が劣化し易いからである。

【0089】また、この微粒子の量は、特に限定はなく、所望のアナログ階調性等を考慮して適宜に決定することができるが、50重量%以下、0.1重量%以上の割合で液晶に添加されているのが望ましい。添加量があまり多いと、凝集してスターライトテクスチャ構造が発現し難く、また液晶の注入が困難となり易い。

【0090】使用可能な微粒子はカーボンブラック及び /又は酸化チタンからなっていてよく、またカーボンブ ラックがファーネス法により作製されたカーボンブラッ クであり、酸化チタンがアモルファス酸化チタンである のがよい。ファーネス法により作製された熱分解カーボンブラックは、微粒子の粒度分布が比較的広く、またアモルファス酸化チタンは、表面性が良く、耐久性にも優れている。

【0091】使用可能な微粒子は、凝集していない一次微粒子の状態で、液晶セルギャップの半分以下の大きさ(0.4 $\mu$ m以下、特に0.1 $\mu$ m以下)が好ましく、形状としては、コントロールの容易性から球形が好ましい。また、その粒度分布によって階調表示特性をコントロールできるが、粒度分布の標準偏差が9.0 $\mu$ m以上であることが透過率の変化(トランスミタンス)を緩やかにできる点で望ましい。微粒子の比重が液晶の0.1~10倍であることが、液晶中に分散させた際の沈降防止の点で望ましく、また、微粒子が良分散性を示すようにシランカップリング剤等で表面処理されているのがよい

【0092】上述のように、微粒子のサイズは極めて小さいので、この微粒子を超微粒子と称してもよい。

【0093】本発明の駆動方法に用いる液晶素子において、前記微粒子は対向する電極間の液晶中に存在させることが望ましいが、これに加えて、液晶配向膜中又は液晶配向膜上に存在させてもよい。微粒子を対応する電極間に存在させること以外の構成は、図58及び図59の液晶表示素子(特に強誘電性液晶表示素子)と同様にすることができる。

【0094】例えば、基板としては透明ガラス板を、電極層としてはITO(Indium tin oxide)等を、液晶配向膜としてはラビング処理されたポリイミド膜やSiO斜方蒸着膜を使用することができる。また、駆動方式も既述したものと同様であってよい。但し、上記したマイクロドメインのスターライトテクスチャでのグレーレベルは、データパルスの電圧を変化させて得るため、常に1フィールド全体にデータパルスは印加されている状態とする。

【0095】なお、前記液晶素子に使用可能な強誘電性液晶は、実際には、カイラルスメクチックC (Sm C\*)液晶と非カイラルスメクチックC (SmC)液晶とを混合したものであるのがよいが、これらの液晶はそれぞれ一種のみから成るものであってもよいし、複数種を混合したものであってもよい。

【0096】ここで、カイラルスメクチックC(SmC・)液晶(強誘電性液晶)としては、公知のピリミジン系、ビフェニル系、フェニルベンゾエート系等(但し、これらの強誘電性液晶は温度の変化によりカイラルネマチック相、スメクチック相等を示すことがある。)のカイラルスメクチックC液晶であることが望ましい。

【0097】また、使用可能な非カイラル液晶としては、非カイラルネマチックC(SmC)液晶であるメルク社製のZLI-2008-000(融点-6C、ネマチック相の温度範囲-20~64 $^{\circ}$ C)が挙げられる。こ

の液晶以外にも、公知の非カイラルスメクチック液晶を使用できる。例えば、ビフェニル系、ターフェニル系、3環シクロへキシル系、シクロへキシルフェニル系、ビフェニルシクロへキサン系、シクロへキシルエタン系、エステル系、ピリミジン系、ピリダジン系、エタン系、ジオキサン系等である。

【0098】また、液晶の層傾斜角に分布を持たせることによっても、階調を得ることができる。つまり、上記した超微粒子の存在自体によって、その特質に関わることなく、図65にるで表される液晶の層傾斜角に分布ができること、即ち、図中、実効自発分極Pseff (強誘電性液晶のしきい値を決定する特性値)に分布ができることにより、様々なしきい値をもつドメインが1画素内に多数存在することになる。ドメインの大きさについては、ナノメーターオーダの超微粒子では粒子が小さく、その付近で層の連続性が断ち切れ、ドメインの拡張を止める効果(ピニング効果)があることが判明している。サブミクロンオーダーの大きな微粒子では、このピニング効果は見られず、見られた場合においても、大きな欠陥となり、透過率に大きな悪影響を及ぼす。

【0099】このように、本発明においては、前記液晶として強誘電性液晶を使用し、この強誘電性液晶をスイッチングするためのしきい値電圧の異なる領域が微細に分布している液晶素子や、アナログ階調表示を実現するためのしきい値電圧が分布するように前記液晶中に微粒子を存在させ、これによって一画素内においてアナログ階調表示を可能とした液晶素子、前記アナログ階調表示を実現する微細ドメインを持つ液晶素子など、様々な液晶素子を使用することができる。勿論、白黒の2値表示系の液晶素子にも本発明を適用することができる。

【 0 1 0 0 】また、上述した本発明の駆動方法に用いる 駆動波形 (パルス波形) は、本発明の目的を達成できる 範囲内で種々に変化させてよいし、駆動方式も単純マト リクス方式、アクティブマトリクス方式等のいずれでも よい。また、この駆動方式に応じて、使用する液晶はF LCに限らず、例えばツイストネマチックなど、他の種 類であってよい。

【 0 1 0 1 】また、前記駆動波形 (パルス波形) は、黒表示 (又は中間色) から白表示への表示切替え時に用いてもよいし、白表示 (又は中間色) から黒表示への表示切替え時に用いてもよい。同様に、中間色への表示切替え時に用いてもよい。また、前記駆動波形 (パルス波形) は、各フィールド毎に印加してもよいし、特定のフィールド (例えば、白表示のためのフィールド) に印加してもよい。

【0102】また、上述の液晶の種類や組み合わせ、微粒子の材質や物性等は種々に変更してよい。また、上述の透明電極としては、上記のITO以外にも、酸化スズ、酸化インジウム等、公知の透明電極を使用でき、透明基板、スペーサ、シール材等の液晶素子の構成材料も

従来公知の材料を使用できる。

【0103】さらに、上述の素子は、ディスプレイ以外にも、光シャッタ、光スイッチ、光ブラインド等にも使用でき、更に、電気光学素子等の組み合わせれば、液晶プリズム、液晶レンズ、光路切替えスイッチ、光変調器、位相回折格子、A/D変換器、光ロジック回路等にも使用できる。

[0104]

【実施例】以下、本発明を実施例について詳細に説明するが、本発明は、以下の実施例に限定されるものではない。

【0105】まず、実施例1-1~実施例1-4及び比較例1-1は、上記した本発明の駆動方法を適用したものであり、図1~図8及び図20~図21についてその詳細を説明する。

【0106】スパッタ法により40nm厚の透明ITO膜(面抵抗100Ω/cm²)を設けたガラス基板上に、SiO粉末(純度99.99%、フルウチ化学株式会社製)を入れたタンタルボート(日本バックスメタル株式会社製)を加熱(抵抗加熱)することにより、液晶配向膜として50nm厚のSiO斜方蒸着膜を基板温度100℃で真空蒸着した。この際、基板法線が蒸着源の垂直線とのなす角が85°となるように蒸着を行った。蒸着後、良配向性を得るために、大気中で200℃で1時間焼成を行った。

【0107】このように処理した2枚のガラス基板を、1.6μm径のスペーサ(真し球:触媒化成株式会社製)と紫外線硬化型接着剤(フォトレック:積水ファインケミカル株式会社製)とを用いて、SiO斜方蒸着膜の蒸着方向が互いに反平行になるように組み、空の液晶セルを組み立てた。このセルギャップに、酸化チタン微粒子(IT-S:出光興産株式会社製)を2重量%で均一に分散した強誘電性液晶(YS-C152:チッソ株式会社製)を注入して、図58及び図59の液晶素子と同様の構成の液晶表示素子(FLCディスプレイ)を作製した。ただし、このFLCディスプレイは微粒子を含有しており、アナログ階調表示可能に構成されている。この素子は、上述した液晶ディスプレイと同様に構成されているので、上記以外の説明は省略する。

【0108】この液晶表示素子(液晶パネル)について、印加電圧と透過率との関係を調べた。即ち、直交ニコル下で、図1~図4及び図20に示すような駆動波形を液晶表示素子に印加した。図1~図4に示す駆動波形においては、マイナス側のリセットパルス(第2のリセットパルス)を印加後、プラス電界でありながら黒色を示す電界(即ち、しきい値以下)の付加パルスを印加し、その際の光透過強度をモニタした。なお、印加フィールド数は1(16.7ms)~60(1s)フィールドの間で変化させた。

【0109】実施例1-1\_

(11)

特開平11-44871

上述のようにして作製されたFLCディスプレイのセレクト電極から、図1に示す駆動波形のパルスを印加した。なお、各パルスのパルス電圧及びパルス幅は次の通りである。

<第1のリセットパルスA₁ >

パルス電圧 $V_1 = 5.5V$ 

パルス幅T<sub>1</sub> =60 μs

<第2のリセットパルスB>

パルス電圧V<sub>B</sub> =-10V

パルス幅T。=60μs

<付加パルスA2>

パルス電圧V<sub>2</sub> = 9 V

パルス幅 $T_2 = 30 \mu s$ 

<選択パルスa>

パルス電圧v=10V

パルス幅も=30μs

<選択パルスb>

パルス電圧v=-10V(但し、 $V_B=v$ )

パルス幅t=30μs

【 0110】この駆動波形を用いた際の印加電界 - 透過率曲線(V-Tカーブ)を図5に示す。また、このV-Tカーブにおけるずれ幅 $\Delta V_{1-1}$ を下記の表1に示す。 【 0111】実施例1-2

図2に示した駆動波形を用いた以外は、実施例1-1と同様に、FLCディスプレイにおけるV-Tカーブにおけるずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図6に示す。この図6におけるずれ幅  $\Delta V_{1-2}$  の値は、下記の表1に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>3-1</sub> 、A<sub>3-2</sub> >

パルス電圧V3 = 4.5V

パルス幅 $T_3 = 30 \mu s$ 

【0112】実施例1-3

図3に示した駆動波形を用いた以外は、実施例1-1と同様に、FLCディスプレイにおけるV-Tカーブにおけるずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図7に示す。この図7におけるずれ幅  $\Delta V_{1-3}$  の値は、下記の表1に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>4-1</sub> ~A<sub>4-3</sub> >

パルス電圧 V₄ = 3 V

パルス幅T<sub>4</sub> = 30 µ s

【0113】実施例1-4

図4に示した駆動波形を用いた以外は、実施例1-1と同様に、FLCディスプレイにおけるV-Tカーブにおけるずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図8に示す。この図8におけるずれ幅  $\Delta V_{1-4}$  の値は、下記の表1に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>5-1</sub> ~A<sub>5-9</sub> >

パルス電圧 $V_5 = 1 V$ 

パルス幅T<sub>5</sub> = 30 μ s

【0114】比較例1-1

図20に示した駆動波形を用いた以外は、実施例1-1 と同様に、FLCディスプレイにおけるV-Tカーブにおけるずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図21に示す。この図21におけるずれ幅 $\Delta$ V $_{5-1}$ の値は、下記の表1に示した。また、各パルスのパルス電圧及びパルス幅は次の通りである。

<第1のリセットパルスA>

パルス電圧 $V_A = 10V$ 

パルス幅T<sub>A</sub> =60 µs

<第2のリセットパルスB>

パルス電圧 $V_R = -10V$ 

パルス幅T<sub>B</sub> =60μs

<選択パルスa>

パルス電圧v=10V

パルス幅t=30μs

<選択パルスb>

パルス電圧v=-10V(但し、 $V_B=v$ )

パルス幅t=30μs

【0115】また、図示しないが、実施例1-1~実施例1-4と同様に、下記の表1に示すように、実施例1-5及び実施例1-6について、V-Tカーブにおけるずれ幅 $\Delta V$ を測定した。但し、実施例1-5は、実施例1-1において、付加パルス $A_2$ を5つに分割したものであり、実施例1-6は、同様に、7つに分割したものである。

[0116]

(12)

特開平11-44871

表1.

	付加パルスの数 (1 フィールド当たり)	V-Tカープの ずれ幅ΔV
実施例1-1	1	650mV
実施例1-2	2	550mV
実施例1-3	3	450mV
実施例 1 - 4	9	180mV
<b>実施例1-5</b>	5	300mV
実施例1-6	7	2 4 0 m V
比較例1-1	Ο .	1250mV

【0117】図5~図8、図21及び表1から次のことがわかる。

【0118】まず、顕著であったのは、図5~図8及び図21において、白表示(透過率100%)から黒表示(透過率0%)へのV-Tカーブは、フィールド数に関わらず、ずれはほとんどないが、黒表示から白表示へのV-Tカーブはフィールド数に依存してずれが大きいことがわかる。

【0119】この違いは、セレクト電極側から入力するリセットパルスのうち、マイナス電界側、即ち、黒色にリセットするパルスの強度が大きすぎるために、強誘電性液晶分子の自発分極のダイレクタが印加電界方向に強く向き、前述したように反電界が発生したり、イオンの局在化を招いたりすることによるものと考えられる。そこで、マイナスのリセットパルスの後、黒色レベルに変化はないものの、液晶分子のダイレクタ及び、特にイオンの局在化を緩和するためにプラスの付加パルスを導入することによって、黒色から白色へのVITカーブを白色から黒色へのVITカーブに近づけることができることができたと考えられる。

【0120】このような理由によって、マイナス電界のリセットパルス(第2のリセットパルス)印加後、すぐに選択パルスを印加する比較例1-1に比べて、プラス電界であってしきい値電圧以下の付加パルスを加えられることによって、図4〜図8のように、印加フィールド数毎のV-Tカーブのずれ(ΔV)が減少していくと考えられる。但し、これらの図は、繁雑さを省くことを目的として、最低電圧を通るカーブと最高電圧を通るカーブの2つのカーブのみを示した。

【0121】これは、液晶分子の安定状態は同じ側(FLCは双安定性)でありながら、過剰なマイナス電界を印加直後にもう1つの安定状態にスイッチングするよりも、マイナス電界のリセットパルスを印加した後、付加パルスを印加することによって、一旦、液晶分子を緩和させるために、液晶分子同士や液晶ー配向膜間の焼き付きが減少したためであると考えられる。この結果、液晶材料を一切変えずに、印加フィールド数毎のV-Tカー

ブのずれ ( $\Delta V$ )を十分に減少させることが可能となった。

【0122】また、図13から、付加パルスの数は多い方がV-Tカーブのずれ幅ΔVが小さくなることがわかる。これは、付加パルスの数が多くなると、見かけ上の電界強度が大きくなるためであると考えられる。

【0123】また、比較例1-1は、マイナス電界の第2のリセットパルスの印加後、すぐに選択パルスを印加する場合である。このパルス波形においては、第2のリセットパルスのように、黒表示にリセットさせるために過剰な電界が印加されることになるため、図21のように、印加フィールド毎のV-Tカーブのずれが大きく発現したものと考えられる。

【0124】次に、実施例2-1及び実施例2-2は、本発明の駆動方法を用いてFLCディスプレイを駆動したものである。

【0125】実施例2-1

実施例1-1と同様にして、強誘電性誘電性液晶表示素子を作製し、図9に示した駆動波形を用いて、実施例1-1と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図10に示す。この図10におけるずれ幅 $\Delta V_{2-1}$  は、300mVであった。また、第1のリセットパルス $A_1$ 、第2のリセットパルスB、選択パルスa及び選択パルスbのパルス電圧及びパルス幅は実施例1-1と同様であるが、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA。>

パルス電圧V。=5V

パルス幅T<sub>6</sub> = 30 µ s

<付加パルスA7 >

パルス電圧 $V_7 = 3V$ 

パルス幅T<sub>7</sub> = 30 µ s

<付加パルスA。>

パルス電圧V<sub>8</sub> = 1 V

パルス幅T<sub>8</sub> = 30 µ s

【0126】実施例2-2

図11に示した駆動波形を用いた以外は、実施例2-1

と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図12に示す。この図12におけるずれ幅 $\Delta V_{2-2}$ は、450mVであった。付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA。>

パルス電圧V<sub>9</sub> = 1 V

パルス幅 $T_g = 30 \mu s$ 

<付加パルスA10>

パルス電圧Vェn=3V

パルス幅T<sub>10</sub>=30μs

<付加パルスA11>

パルス電圧V<sub>11</sub>=5V

パルス幅T<sub>11</sub>=30µs

【0127】なお、実施例2−1及び実施例2−2のV −Tカーブのずれ幅ΔVは、図13に併せて示した。

【0128】このように、様々な波形の付加パルスを用いて、V-Tカーブのずれを減少させることができるが、特に、パルス電圧値が前記複数のパルスの印加順に徐々に小さくなっていくように前記付加パルスを印加すると、前記V-Tカーブのずれ(ΔV)をさらに小さくすることができる。

【0129】上述したように、実施例 $1-1\sim1-4$ 及び実施例 $2-1\sim2-2$ から、上述した微粒子含有の液晶素子の如く、階調性を目的とした液晶素子を動作させ、任意の階調を選ぶための種々の駆動波形を使用できることから、完全なアナログ階調を実現することができる。

【0130】当然のことながら、これらの駆動波形は、 通常の液晶や強誘電性液晶を用いて白黒の2値表示を行 う方法においても、焼き付きというディスプレイの品質 を著しく低下させる現象を防ぐのに非常に有効である。 【0131】次に、実施例3及び比較例1-2を説明す る。

#### 【0132】実施例3

前記微粒子が液晶中に添加されていない他は、実施例1-1と同様の強誘電性液晶表示素子を用いて、図9(実施例2-1)に示した駆動波形を用いて実施例1-1と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図14に示す。この図14におけるずれ幅 $\Delta V_3$ は、550mVであった。

【0133】比較例1-2

図20に示した駆動波形を用いた以外は、実施例3と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図22に示す。この図22におけるずれ幅  $\Delta V_{5-2}$  は、1100mVであった。

【0134】図14と図22とに示すように、明らかに図14のV-Tカーブのずれが図22のV-Tカーブのずれに比べて小さく、前記微粒子が液晶中に添加されていない液晶表示素子において白黒2値表示を行う方法においても、この駆動方法は有用であることが示された。

【0135】次に、実施例4及び比較例2を説明する。 【0136】実施例4<sub>。</sub>

図15に示したような駆動波形を用いた以外は実施例1-1と同様にして、コントラストを測定した。また、図16に、この駆動波形を用いた際の白表示での時間による透過率の変化を示すグラフと黒表示での時間による透過率の変化を示すグラフとを示した。但し、図15の駆動波形において、パルス電圧及びパルス幅は次の通りである。第2のリセットパルス及び選択パルスa及びbは実施例1-1と同様であるが、付加パルスのパルス電圧及びパルス幅は次の通りである。

<第1のリセットパルスA<sub>12</sub>>

パルス電圧V<sub>12</sub>=5V

パルス幅T<sub>12</sub>=30μs

<付加パルスA<sub>13-1</sub>~A<sub>13-3</sub>>

パルス電圧 V<sub>13</sub> = 5 V

パルス幅T<sub>13</sub>=30μs

【0137】比較例2

図20に示した駆動波形を用いた以外は、実施例4と同様にして、コントラストを測定した。図23に、この駆動波形を用いた際の白表示での時間による透過率の変化を示すグラフと黒表示での時間による透過率の変化を示すグラフとを示した。

【0138】本実施例のような付加パルスを導入した駆動波形には、コントラストを向上させる効果もある。一般に、コントラストとは白色レベルと黒色レベルとの比であるが、実際には、リセットパルスによってスイッチングしている時間の透過率は、眼には積算されて見える。従って、同じ駆動波形のリセットパルスである場合には、フィールド時間が短くなるほど、コントラストは影響を受けて低下することがある。

【0139】実施例4においては、図15に示した駆動 波形による透過率変化(図16)から、コントラストを 計算した。なお、この駆動波形は、プラス側のパルスを すべてしきい値電圧以下となるように設計した。なお、ここで使用した液晶において、そのしきい値となる電界 強度面積は30μs×10Vである。

【0140】コントラストの計算は以下のように行った。各白黒表示での透過率の1フィールド時間内の平均値Tは、次式で表される。

 $T = \{t_w \times T_w + (f_t - t_w) \times T_B \} / f_t$  ただし、 $t_w$ :高い透過率を表示している時間

T』:高い透過率

T<sub>B</sub>': 低い透過率

f::1フィールド時間

である。ここで、透過率は強誘電性液晶の場合、2値しか存在せず、図16では、 $T_w=100$ 、 $T_B=1$ である

【0141】そして、コントラストは白表示しているときの平均値Tと黒表示しているときの平均値Tとの比と

なる。つまり、コントラストは、それぞれの透過率、その表示時間、1フィールド時間によって影響される。【0142】実施例4の図16では、コントラストはフィールド時間が16.7msの時は96、8.4msのときは92であった。フィールド時間の長さに関わらず、コントラストはほとんど変化していない。従って、第1のリセットパルスの電界強度面積が比較的小さいので、このパルスによって液晶分子が配向していないと考えられる。

【0143】これに対して、比較例2の図23において 同様の計算を行ったところ、コントラストはフィールド 時間が16.7msの時は93、8.4msのときは54であり、フィールド時間の長さによってコントラスト が大きく低下していた。これは、第1のリセットパルス の電界強度面積が大きいので、液晶分子が影響を受けて 白表示していることによるものと考えられる。

#### 【0144】実施例5-1

強誘電性液晶材料をYS-C151(チッソ株式会社製)に変えた以外は、上述のようにして作製されたFL Cディスプレイのセレクト電極から、図24に示す駆動波形のパルスを印加した。なお、各パルスのパルス電圧及びパルス幅は次の通りである。

<第1のリセットパルスA1 >

パルス電圧 $V_1 = 5.5V$ 

パルス幅T<sub>1</sub> = 6 0 μ s

<第2のリセットパルスB>

パルス電圧 $V_B = -10V$ 

パルス幅T<sub>B</sub> =60µs

<付加パルスA<sub>15</sub>>

パルス電圧V<sub>15</sub>=9V

パルス幅T<sub>15</sub>=30μs

<選択パルスa>

パルス電圧v=12V

パルス幅t=30μs

<選択パルスb>

パルス電圧v=-12V

パルス幅t=30μs

【0145】この駆動波形を用いた際の印加電界-透過率曲線 (V-Tカーブ)を図25に示す。また、このV-Tカーブにおけるずれ幅 $\Delta V_{6-1}$ を下記の表2に示す。

【0146】実施例5-2

図26に示した駆動波形を用いた以外は、実施例5-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図27に示す。この図27におけるずれ幅  $\Delta V_{6-2}$  の値は、下記の表2に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>16-1</sub>、A<sub>16-2</sub>>

パルス電圧 $V_{16}=4$ . 5Vパルス幅 $T_{16}=30\mu$ s

【0147】実施例5-3

図28に示した駆動波形を用いた以外は、実施例5-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図29に示す。この図29におけるずれ幅  $\Delta V_{6-3}$  の値は、下記の表2に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>17-1</sub>、A<sub>17-2</sub>、A<sub>17-3</sub>>

パルス電圧V<sub>17</sub>=3V

パルス幅T<sub>17</sub>=30μs

【0148】実施例5-4

図30に示した駆動波形を用いた以外は、実施例5-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図31に示す。この図31におけるずれ幅  $\Delta V_{6-4}$  の値は、下記の表2に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>18-1</sub>~A<sub>18-9</sub>>

パルス電圧 V<sub>18</sub> = 1 V

パルス幅T<sub>18</sub>=30μs

【0149】比較例3-1

図32に示した駆動波形を用いた以外は、実施例5-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図33に示す。この図33におけるずれ幅  $\Delta V_{7-1}$  の値は、下記の表2に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<第1のリセットパルスA>

パルス電圧 V<sub>A</sub> = 10 V

パルス幅T<sub>4</sub> = 60 µ s

<第2のリセットパルスB>

パルス電圧 V<sub>R</sub> =-10 V

パルス幅 $T_R = 60 \mu s$ 

<選択パルスa>

パルス電圧 v = 12V

パルス幅t=30μs

<選択パルスb>

パルス電圧v=-12V

パルス幅t=30μs

【0150】また、図示しないが、実施例5-1~実施例5-4と同様に、下記の表2に示すように、実施例5-5及び実施例5-6について、V-Tカーブにおけるずれ幅 $\Delta V$ を測定した。但し、実施例5-1において、付加パルス $A_{15}$ を5つに分割したものであり、実施例5-6は、同様に、7つに分割したものである。

[0151]

(15)

特開平11-44871

表2

	付加パルスの数 (1 フィールド当たり)	V-Tカープの ずれ幅∆V
実施例 5 - 1	1	780mV
実施例 5 - 2	2	660mV
実施例5-3	3	5 4 0 m V
実施例 5 - 4	9	2 2 0 mV
実施例5-5	5	360mV
実施例5-6	7	290mV
比較例3-1	0	1500mV

【0152】このことから、実施例5-1~実施例5-6のように、マイナス電界のリセットパルス(第2のリセットパルス)印加後、プラス電界であってしきい値電圧以下の付加パルスを加えられることによって、印加フィールド数毎のV-Tカーブのずれ( $\Delta V$ )が減少していくことが分かる。

#### 【0153】実施例6-1

実施例 5-1 と同様にして、FLCディスプレイを作製し、図 34 に示した駆動波形を用いて、実施例 5-1 と同様の測定を行った。なお、この駆動波形を用いた際の V-T カーブを図 35 に示す。この図 35 におけるずれ 幅  $\Delta V_{8-1}$  は、360 m V であった。また、この第 1 の リセットパルス  $A_1$  、第 2 の リセットパルス B 、選択パルス a 及び選択パルス b のパルス電圧及びパルス幅は、実施例 5-1 と同様であるが、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA19>

パルス電圧V<sub>19</sub>=5V

パルス幅T<sub>19</sub>=30μs

<付加パルスA20>

パルス電圧 V20 = 3 V

パルス幅T<sub>20</sub>=30μs

<付加パルスA21>

パルス電圧 V<sub>21</sub> = 1 V

パルス幅T<sub>21</sub>=30μs

【0154】実施例6-2

図36に示した駆動波形を用いた以外は、実施例6-1 と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図37に示す。この図37におけるずれ幅 $\Delta V_{8-2}$  は、540mVであった。付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA22>

パルス電圧V22=1V

パルス幅T<sub>22</sub>=30μs

<付加パルスA23>

パルス電圧 V23 = 3 V

パルス幅T23=30μs

<付加パルスA24>

パルス電圧 V<sub>24</sub> = 5 V

パルス幅T24=30μs

【0155】なお、実施例5-1~実施例5-6、比較 例3-1、実施例6-1及び実施例6-2のV-Tカー ブのずれ幅 $\Delta$ Vは、図38に併せて示した。

【0156】実施例7

前記微粒子が液晶中に添加されていない他は、実施例5-1と同様の強誘電性液晶表示素子を用いて、図34(実施例6-1)に示した駆動波形を用いて実施例5-1と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図39に示す。この図39におけるずれ幅 $\Delta V_g$ は、660mVであった。

【0157】比較例3-2\_

図32に示した駆動波形を用いた以外は、実施例7と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図40に示す。この図40におけるずれ幅 $\Delta V_{7-2}$ は、1300mVであった。

【0158】実施例8-1

強誘電性液晶材料をYS-C149(チッソ株式会社製)に変えた以外は、上述のようにして作製されたFLCディスプレイのセレクト電極から、図41に示す駆動波形のパルスを印加した。なお、各パルスのパルス電圧及びパルス幅は次の通りである。

<第1のリセットパルスA1 >

パルス電圧 $V_1 = 5.5V$ 

パルス幅 $T_1 = 60 \mu s$ 

<第2のリセットパルスB>

パルス電圧 V<sub>R</sub> = -10 V

パルス幅 $T_B = 60 \mu s$ 

<付加パルスA25>

パルス電圧 V<sub>25</sub> = 9 V

パルス幅T<sub>25</sub>=30μs

<選択パルスa>

パルス電圧 v=9.5V

パルス幅t=30 µ s

<選択パルスb>

(16)

特開平11-44871

パルス電圧v=-9.5V パルス幅t=30μs

【0159】この駆動波形を用いた際の印加電界 - 透過率曲線 (V-Tカーブ)を図42に示す。また、このV-Tカーブにおけるずれ幅 $\Delta V_{10-1}$ を下記の表3に示す。

【0160】実施例8-2

図43に示した駆動波形を用いた以外は、実施例8-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図44に示す。この図44におけるずれ幅  $\Delta V_{10-2}$ の値は、下記の表3に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>26-1</sub>、A<sub>26-2</sub>>

パルス電圧V<sub>26</sub>=4.5V

パルス幅T<sub>26</sub>=30μs

【0161】実施例8-3

図45に示した駆動波形を用いた以外は、実施例8-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図46に示す。この図46におけるずれ幅  $\Delta V_{10-3}$ の値は、下記の表3に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA<sub>27-1</sub>、A<sub>27-2</sub>、A<sub>27-3</sub>>

パルス電圧V<sub>27</sub>=3V

パルス幅T<sub>27</sub>=30μs

【0162】実施例8-4

図47に示した駆動波形を用いた以外は、実施例8-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-Tカーブを図48に示す。この図48におけるずれ幅  $\Delta V_{10-4}$ の値は、下記の表3に示した。また、付加パル

スのパルス電圧及びパルス幅は次の通りである。

<付加パレスA<sub>28-1</sub>~A<sub>28-9</sub>>

パルス電圧 V<sub>28</sub> = 1 V

パルス幅T<sub>28</sub>=30μs

【0163】比較例4-1

図49に示した駆動波形を用いた以外は、実施例8-1 と同様に、FLCディスプレイにおけるV-Tカーブのずれ幅を測定した。なお、この駆動波形を用いた際のV-TカーブをV=00に示す。このV=00におけるずれ幅 V=011-1の値は、下記の表3に示した。また、付加パルスのパルス電圧及びパルス幅は次の通りである。

<第1のリセットパルスA>

パルス電圧 V<sub>A</sub> = 10 V

パルス幅TA =60μs

<第2のリセットパルスB>

パルス電圧 $V_R = -10V$ 

パルス幅T<sub>B</sub> =60 μs

<選択パルスa>

パルス電圧v=9.5V

パルス幅t=30 us

<選択パルスb>

パルス電圧 v=-9.5 V

パルス幅t=30μs

【0164】また、図示しないが、実施例8-1~実施例8-4と同様に、下記の表3に示すように、実施例8-5及び実施例8-6について、V-Tカーブにおけるずれ幅 $\Delta V$ を測定した。但し、実施例8-5は、実施例8-1において、付加パルス $A_{25}$ を5つに分割したものであり、実施例8-6は、同様に、7つに分割したものである。

[0165]

表3

	付加パルスの数 (1フィールド当たり)	V-Tカープの ずれ幅ΔV
実施例8-1	1	5 9 0 m V
実施例8-2	2	500mV
実施例8-3	3	400mV
実施例8-4	9	160mV
実施例8-5	5	270mV
実施例8-6	7	2 2 0 mV
比較例4-1	0	1100mV

【0166】このことから、実施例8-1~実施例8-6のように、マイナス電界のリセットバルス(第2のリセットパルス)印加後、プラス電界であってしきい値電圧以下の付加パルスを加えられることによって、印加フィールド数毎のV-Tカーブのずれ(ΔV)が減少して

いくことが分かる。

【0167】実施例9-1

実施例8-1と同様にして、FLCディスプレイを作製し、図51に示した駆動波形を用いて、実施例8-1と同様の測定を行った。なお、この駆動波形を用いた際の

V-Tカーブを図52に示す。この図52におけるずれ幅 $\Delta V_{12-1}$ は、270mVであった。また、この第1のリセットパルス $A_1$ 、第2のリセットパルスB、選択パルスa及び選択パルスbのパルス電圧及びパルス幅は、実施例8-1と同様であるが、付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA29>

パルス電圧V29=5V

パルス幅T29=30μs

<付加パルスA30>

パルス電圧V30=3V

パルス幅T30=30μs

<付加パルスA31>

パルス電圧V<sub>31</sub>=1V

パルス幅T<sub>31</sub>=30μs

【0168】実施例9-2

図53に示した駆動波形を用いた以外は、実施例9-1 と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図54に示す。この図54におけるずれ幅 $\Delta V_{12-2}$ は、400mVであった。付加パルスのパルス電圧及びパルス幅は次の通りである。

<付加パルスA32>

パルス電圧V32=1V

パルス幅T32=30μs

<付加パルス A33>

パルス電圧V<sub>33</sub>=3V

パルス幅T<sub>33</sub>=30μs

<付加パルスA34>

パルス電圧V34=5V

パルス幅T34=30μs

【0169】なお、実施例8-1~実施例8-6、比較例4-1、実施例9-1及び実施例9-2のV-Tカーブのずれ幅 $\Delta V$ は、図55に併せて示した。

【0170】実施例10

前記微粒子が液晶中に添加されていない他は、実施例8-1と同様の強誘電性液晶表示素子を用いて、図51(実施例9-1)に示した駆動波形を用いて実施例8-1と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図56に示す。この図56におけるずれ幅 $\Delta V_{13}$ は、500mVであった。

【0171】比較例4-2

図49に示した駆動波形を用いた以外は、実施例10と同様の測定を行った。なお、この駆動波形を用いた際のV-Tカーブを図57に示す。この図57におけるずれ幅 $\Delta V_{11-2}$ は、1000mVであった。

[0172]

【発明の作用効果】本発明の駆動方法によれば、一方向に配列されたデータ電極を有する第1の基体と、前記データ電極と交差する方向に配列されたセレクト電極を有する第2の基体との間に液晶が配されている液晶素子を

駆動するに際し、第1のリセットパルスと、この第1の リセットパルスと逆極性の第2のリセットパルスとを含 むリセットパルスを印加した後に、第1のセレクトパル スと第2のセレクトパルスとをこの順に印加する液晶素 子の駆動方法において、前記第1のリセットパルスと同 極性である付加パルスを、前記第2のリセットパルスと 前記第2のセレクトパルスとの間に印加し、前記付加パ ルスの電界強度面積と前記第1のリセットパルスの電界 強度面積との和を前記第2のリセットパルスの電界強度 面積と実質的に等しくし、かつ、前記付加パルスの電圧 を、前記液晶のスイッチング時のしきい値電圧と同極性 であって前記しきい値電圧以下とすることを特徴として いるので、前記リセットパルスとして比較的小さな電圧 で前記液晶のダイレクタの偏りを一旦一様に戻すことが でき、さらに、前記しきい値電圧と逆極性である前記第 2のリセットパルスによる過剰な反電界を緩和すると共 に、液晶分子のダイレクタの偏りを緩和することができ るので、前記セレクトパルスによる前記液晶素子のスイ ッチングを円滑に行い、さらに液晶分子同士、液晶-配 向膜間の焼き付きを抑制し、フィールド数毎の印加電界 透過率曲線(V-Tカーブ)におけるずれ(△V)を 減少させることができる。また、コントラストも向上さ せることができる。

【図面の簡単な説明】

【図1】本発明の駆動方法に基づく駆動波形の1例である。

【図2】同、他の駆動波形の1例である。

【図3】同、他の駆動波形の1例である。

【図4】同、更に他の駆動波形の1例である。

【図5】同、駆動波形を使用した際のV-Tカーブである。

【図6】同、他の駆動波形を使用した際のV-Tカーブ である。

【図7】同、他の駆動波形を使用した際のV-Tカーブ である。

【図8】同、更に他の駆動波形を使用した際のV-Tカーブである。

【図9】本発明の駆動方法に基づく駆動波形の1例である.

【図10】同、駆動波形を使用した際のV-Tカーブである。

【図11】同、他の駆動波形の1例である。

【図12】同、駆動波形を使用した際のV-Tカーブで ぁぁ

【図13】同、付加パルスの数またはパルス電圧による V-Tカーブのずれ (ΔV) を示すグラフである。

【図14】本発明の駆動方法に基づく駆動波形を使用した際のV-Tカーブの1例である。

【図15】本発明に基づく駆動方法に基づく駆動波形の 1例である。

- 【図16】同、時間による透過率の変化を示したグラフである。
- 【図17】本発明の駆動方法に基づく駆動波形の1例である。
- 【図18】同、他の駆動波形の1例である。
- 【図19】同、更に他の駆動波形の1例である。
- 【図20】比較の駆動方法に基づく駆動波形の1例であ る。
- 【図21】同、駆動波形を使用した際のV-Tカーブである。
- 【図22】同、他の駆動波形を使用した際のV-Tカーブである。
- 【図23】同、時間による透過率の変化を示したグラフ である。
- 【図24】本発明の駆動方法に基づく駆動波形の1例である。
- 【図25】同、駆動波形を使用した際のV-Tカーブである。
- 【図26】同、他の駆動波形の1例である。
- 【図27】同、駆動波形を使用した際のV-Tカーブである。
- 【図28】同、他の駆動波形の1例である。
- 【図29】同、駆動波形を使用した際のV-Tカーブで ある。
- 【図30】同、他の駆動波形の1例である。
- 【図31】同、駆動波形を使用した際のV-Tカーブである。
- 【図32】比較の駆動波形の1例である。
- 【図33】同、駆動波形を使用した際のV-Tカーブである。
- 【図34】本発明の駆動方法に基づく駆動波形の1例である。
- 【図35】同、駆動波形を使用した際のVITカーブである。
- 【図36】同、他の駆動波形の1例である。
- 【図37】同、駆動波形を使用した際のV-Tカーブで ある。
- 【図38】同、付加パルスの数またはパルス電圧による V-Tカーブのずれ(ΔV)を示すグラフである。
- 【図39】本発明の駆動方法に基づく駆動波形を使用した際のV-Tカーブの1例である。
- 【図40】比較の駆動波形を使用した際のV-Tカーブの1例である。
- 【図41】本発明の駆動方法に基づく駆動波形の1例で ある。
- 【図42】同、駆動波形を使用した際のV-Tカーブである。
- 【図43】同、他の駆動波形の1例である。
- 【図44】同、駆動波形を使用した際のV-Tカーブで


ある。

- 【図45】同、他の駆動波形の1例である。
- 【図46】同、駆動波形を使用した際のV-Tカーブである。
- 【図47】同、他の駆動波形の1例である。
- 【図48】同、駆動波形を使用した際のV-Tカーブである。
- 【図49】比較の駆動波形の1例である。
- 【図50】同、駆動波形を使用した際のV-Tカーブである。
- 【図51】本発明の駆動方法に基づく駆動波形の1例で ある。
- 【図52】同、駆動波形を使用した際のV-Tカーブで ある。
- 【図53】本発明の駆動方法に基づく駆動波形の1例である。
- 【図54】同、駆動波形を使用した際のV-Tカーブである。
- 【図55】同、付加パルスの数またはパルス電圧によるV-Tカーブのずれ( $\Delta V$ )を示すグラフである。
- 【図56】本発明の駆動方法に基づく駆動波形を使用した際のV-Tカーブの1例である。
- 【図57】比較の駆動波形を使用した際のV-Tカーブの1例である。
- 【図58】液晶表示素子の単純X-Yマトリクスパネル の構造を示す要部の概略断面図である。
- 【図59】同、液晶表示素子をセレクト電極側からみた 概略平面図である。
- 【図60】同、選択電圧及びデータ電圧の駆動波形例である。
- 【図61】強誘電性液晶のモデル図である。
- 【図62】強誘電性液晶のしきい値特性を示す印加電圧 による透過率の変化を示すグラフである。
- 【図63】超微粒子含有系の強誘電性液晶のしきい値特性を示す印加電圧による透過率の変化を示すグラフである。
- 【図64】超微粒子含有系の液晶表示素子のドメイン発生状況を示す概略図(A)、通常の粒子を含有している液晶表示素子のドメイン発生状況を示す概略図(B)である。
- 【図65】強誘電性液晶の層傾斜角と有効自発分極とを 説明するための概略図である。
- 【図66】超微粒子含有系の液晶表示素子のしきい値電 圧の変化を説明するための原理図である。


#### 【符号の説明】


1 a、1 b…ガラス基板、2 a、2 b…電極、3 a、3 b…配向膜、4…スペーサ、5…液晶、6…シール剤、1 1…F L C素子

(19)




(20)





(21)




(22)

特開平11-44871


【図23】

【図24】




【図25】

【図26】



【図27】


【図29】



(23)


特開平11-44871

【図30】




【図31】


【図32】









【図34】






【図45】




(24)


【図35】




【図36】




【図37】




【図38】



【図39】



【図40】




(25)

特開平11-44871


【図41】

実施例8-1




【図43】


実施例8 -2



【図46】




【図61】




強誘電性液品のモデル


#### 【図42】



【図44】




【図48】




(26)


特開平11-44871






【図63】







【図49】

【図50】







【図51】



【図52】




【図53】




(27)


【図54】




【図55】




【図56】



【図57】




【図58】




単純X-Yマトリクスパネルの構造


【図59】




(28)


特開平11-44871







【図65】







【図66】



 $d_1 + d_2 = dgap$ 

$$Beff = \frac{\varepsilon_2}{\varepsilon_1 \mathbf{d}_2 + \varepsilon_2 \mathbf{d}_1} \times V_{gap} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (\mathbf{d}_1 + \mathbf{d}_2 + \mathbf{d}_2 + \mathbf{d}_3 +$$

ε<sub>1</sub> : 液晶の調電率 ε<sub>2</sub> : 添加する優粒子の弱電率

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.